Lobjectif de ce stage est le développement de pattern de test avec vérification et régression
1. Programmation dune PLL avec loutil Tessent (ramp-up)
Familiarisation avec loutil Tessent.
Étude du réseau IJTAG et rédaction des fichiers ICL.
Programmation de la PLL via des fichiers PDL avec définition dun plan de vérification.
Simulation de la PLL
2. Développement des patterns de test
3. Retargeting des patterns de test avec simulation
4. Développement dun script de régression pour génération des patterns finaux STIL
Localisation : Grenoble ou Sophia-Antipolis
SiPearl is building Rhea, the high-performance, low-power European microprocessor dedicated to supercomputing and AI inference.This new generation of microprocessors will first target EuroHPC Joint Undertaking ecosystem, which is deploying world-class supercomputing infrastructures ... View more